

Esame di Elettronica dei Sistemi Digitali, Reti Logiche, Elettronica per l'Innovazione del Prodotto

Prof. Roberto Passerone, Ing. Leonardo Gasparini

13 febbraio 2017

Si svolga a scelta l'intera Sezione 1 o l'intera Sezione 2, e si realizzi quindi il progetto indicato nella Sezione 3. I punti assegnati ad ogni domanda indicati sono approssimativi.

1 Sintesi a 2 livelli

Si descriva come avviene la semplificazione (sintesi) a 2 livelli di funzioni booleane rispondendo alle seguenti domande, facendo riferimento, ove richiesto, alla funzione booleana $f(x, y, z, w)$ in Figura 1:

- (3 pts) Qual è la differenza tra “funzione” ed “espressione”? Si faccia un esempio che identifichi chiaramente l'una e l'altra. Quali sono gli obiettivi della sintesi? Si sintetizzi quindi la funzione f in forma canonica come somma di prodotti.
- (3 pts) Quali strumenti algebrici (proprietà) abbiamo a disposizione per semplificare le espressioni? Accompagnare la risposta con un esempio applicato all'espressione ottenuta al punto precedente.
- (3 pts) Cosa si intende per implicante, implicante primo ed implicante essenziale? Se ne fornisca la definizione e si accompagni la risposta identificando gli implicant essenziali e gli implicant primi di f tramite la sua mappa di Karnaugh.
- (3 pts) Qual è il ruolo dei don't care nella semplificazione? Si evidenzino come possono essere utilizzati nell'ottimizzazione di f a partire dalla sua mappa di Karnaugh, sintetizzando la forma minima.

2 Circuiti logici combinatori fondamentali

- (3 pts) Si discuta il funzionamento di un multiplexer 2 a 1 e se ne mostri una possibile realizzazione mostrando la tabella di verità, la sua semplificazione tramite mappe di Karnaugh, ed il circuito relativo.
- (3 pts) Si discuta il problema delle alee nel multiplexer, mostrando un esempio completo di diagramma temporale. Si mostri come sia possibile eliminare le alee usando le mappe di Karnaugh.
- (3 pts) Si discuta il funzionamento di una decodifica 2 a 4 e se ne mostri una possibile realizzazione circuitale.
- (3 pts) Si discuta la realizzazione di un sommatore ripple carry. Si mostri in particolare il funzionamento del full adder derivando il circuito corrispondente a partire dalla tabella della verità, e si illustri come questo venga utilizzato per realizzare un sommatore a 4 bit.

w	z	y	x	f
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	-
1	0	1	0	1
1	0	1	1	-
1	1	0	0	1
1	1	0	1	0
1	1	1	0	-
1	1	1	1	0

Figure 1: Tabella di verità della funzione booleana da sintetizzare.

3 Controllo automatico di luminosità

Si vuole realizzare un dispositivo in grado di controllare la luminosità di un LED. Il LED viene controllato tramite la tecnica Pulse Width Modulation (PWM), che consiste nel generare un segnale di uscita ad alta frequenza con duty cycle¹ variabile. Il circuito è composto da due contatori **CONT** e **THR** e da un comparatore **CPR** (si veda la Figura 2). Il contatore **CONT** conta liberamente tra 0 e 255, ripartendo da 0 una volta raggiunto il fondo scala. Quando il valore di **CONT** si trova al di sotto di quello di **THR**, l'uscita del comparatore è a 0. Al contrario, quanto **CONT** è uguale o superiore a **THR**, l'uscita di **CPR** è a 1. Possiamo quindi modificare il duty cycle semplicemente modificando il valore di **THR**. Collegando un LED al segnale in uscita dal comparatore, segnali con duty cycle più alto corrispondono ad una più alta luminosità.

Il valore di **THR** viene controllato da una macchina a stati **MSF** che dobbiamo progettare. La macchina a stati è in grado di incrementare il valore di **THR** abilitando il segnale **count_up**. In modo analogo, può decrementare il valore di **THR** abilitando il segnale **count_down**. Quando entrambi questi segnali sono a 0 o quando sono entrambi a 1, il valore di **THR** non cambia.

La macchina a stati decide se incrementare o decrementare il valore di **THR** sulla base di un ingresso seriale **L** sincrono con il clock. Quando su **L** si presentano tre 1 consecutivi, la macchina a stati dovrà *incrementare* **THR**. Se al contrario si presentano tre 0 consecutivi, dovrà *decrementare* **THR**. Tutte le altre combinazioni di tre ingressi consecutivi non devono portare a variazioni. Una volta rilevata una sequenza corretta, la macchina a stati deve *immediatamente* verificare la presenza di una nuova sequenza. La macchina a stati deve per altro evitare di incrementare o decrementare il valore di **THR** se questo è, rispettivamente, già al valore massimo o al valore minimo. Qualora si dovesse presentare un comando su **L** che non può essere eseguito a causa della precedente condizione, la **MSF** deve attivare il segnale di errore **error** per un ciclo di clock. L'informazione sul fondo scala viene fornita direttamente da **THR**: se esso si trova al valore massimo, abilita il segnale **max**; se invece si trova al valore minimo, abilita il segnale **min**. In tutti gli altri casi, i segnali **max** e **min** non sono abilitati.

La macchina a stati dovrà pertanto osservare il valore dell'ingresso **L**. Quando si presentano le sequenze discusse precedentemente dovrà procedere ad incrementare o decrementare **THR**, a condizione che il con-

¹Il duty cycle è il rapporto in percentuale del tempo in cui un segnale binario si trova ai valori logici 1 e 0.




Figure 2: Schema del circuito

tatore non sia già al rispettivo fondo scala. Altrimenti attiva il segnale di errore. Si osservi che tutti i componenti esterni alla **MSF** si comportano come macchine di Moore. Un segnale di clock e di reset asincroni, non mostrati in Figure 2, raggiungono tutti i componenti sequenziali.

Si richiede di:

- (9 pts) Progettare la macchina a stati finiti mostrando e commentando a parole il diagramma degli stati.
- (4 pts) Completare il diagramma temporale mostrato in Figura 3. Ricordarsi di indicare lo stato. Si indichi inoltre, nelle opportune righe, i valori memorizzati dai contatori.
- (5 pts) Sviluppare il codice VHDL del contatore **THR**, assumendo la stessa dimensione del contatore **CONT**. Si ricordi di aggiungere il segnale di clock e di reset *asincrono*.

Nome e matricola:




Figure 3: Diagramma temporale